Cadence 益华电脑宣布，台湾高效能、低功耗 32位元处理器与 SoC 平台供应商晶心科技（Andes Technology）已经采用Cadence数位前端低功耗设计流程。这个流程以共同功耗格式（Common Power Format,CPF）为基础，采用Cadence益华电脑合成、模拟与正规验证等技术，让晶心科技能够为客户提供高延展性、可架构设定的低功耗管理框架，融合硬体与软体解决方案，实现最佳的电源域（power domain）的分割与功耗调整（power scaling）。
「决心要在嵌入式系统应用领域一展雄才的公司都必须提供低功耗产品。」晶心科技协理赖吉昌表示：「与 Cadence 益华电脑并肩合作，让我们能够在CPF的设计及验证流程的基础上，缩短实现AndesCool低功耗管理功能的产品开发时程。藉由将CPF整合进AndesCool的框架中，我们将为客户提供卓越且高弹性化的参考解决方案，帮助客户有效并一致地达成低功耗目标。」
Cadence 益华电脑低功耗设计以单一、一致的功耗意图（power intent）为基础，而这个意图是贯穿设计、验证与分析流程，并且经过数百次先进低功耗试产的验证。Cadence益华电脑 CPF流程为晶心科技为 AndesCool 低功耗管理框架的开发贡献了一条有效的路径。这个流程提供整合式功耗意图规格，贯穿整个ASIC设计流程，免除开发各阶段的重覆整合与验证负担，帮助大幅缩短晶心科技的开发时程，也减少传统方法中肇因於缺乏功耗意图规格而导致的重新作业，为晶心科技节省了许多宝贵的时间。
晶心科技采用的Cadence技术包括Encounter RTL Compiler、Encounter Conformal低功耗与Incisive Enterprise Simulator.「晶心科技采用Cadence低功耗流程不仅帮助公司达成 SoC 平台的积极功耗目标，更使得晶心科技能够帮助其客户强化相关的开发成效。」Cadence益华电脑产品行销协理Pete Hardee表示：「为了赢得产品的竞争优势，越来越多企业转寻求晶片、 SoC 与系统实现的解决方案，而晶心科技的做法就是迈向EDA360产业新愿景的最佳范例。
